28. Bytes e Correlatos

Quando a arquitetura Alpha foi criada, foi a única entre as RISC que disponibilizava carga e armazenamento 8 e 16 bits. Ela suporta ainda 32 e 64 bits armazenamento e carga (chamadas palavra longa e palavra quádrupla pela Digital). Os arquitetos (Dick Sites e Rich Witek) justificam as suas decisões citando as seguintes vantagens:

1. Suporte a byte no cache e no subsistema de memória tendem a reduzir a velocidade a 32 e 64 bits.
2. Suporte a byte dificulta a construção de correção de erros em circuitos de alta velocidade no subsistema de cache e memória.

Alpha compensa isto através da disponibilização de poderosas instruções para manipulação de bytes e grupos de bytes em registros de 64 bits. Testes de performance padrão para operações de expressões texto (como por exemplo o benchmark da Byte) mostram a performance do Alpha com excelentes resultados na manipulação deste tipo de dado.

A ausência de carga e armazenamento de bytes mostra o impacto de alguns semáforos de software e impacta no desenho de sus sistemas de E/S. A solução da Digital para o problema é o uso de algumas linhas de endereços de baixa ordem para especificar o tamanho dos dados durante a transferência de E/S e os decodifica através dos bytes. Estes chamados Endereços Adicionais provocam a perda de espaço de endereços e têm como conseqüência o fato da área de E/S não ser contígua. Note-se que o espaço de E/S neste contexto, refere-se a todo os recursos do sistema presentes no barramento PCI e inclui ainda o espaço PCI de memória e sua área de E/S.

Com a introdução do 21164A, a arquitetura Alpha foi codificada de forma a conter o endereçamento de byte. Executando-se estas novas instruções em CPUs mais antigas provocará uma exceção de código OPCDEC PALcode, gerando um impacto direto na performance. As ramificações deste fato residem no fato de que o uso destas novas instruções devem ser restritas a alguns programas de controle de dispositivos ao invés de serem utilizadas em aplicações.

Este novo sistema de carga e armazenamento de byte é decididamente o futuro no suporte a chipsets, uma vez que será capaz de suportar áreas de E/S contíguas.